近年來(lái)，因爲傳統的晶體管微縮方法走向了(le)末路，于是産業便轉向封裝尋求提升芯片性能(néng)的新方法。例如近日的行業熱點新聞《打破Chiplet的最後一道(dào)屏障，全新互聯标準UCIe宣告成立》，可以說把Chiplet和(hé)先進封裝的熱度推向了(le)又一個新高(gāo)峰？
那麽爲什(shén)麽我們需要先進封裝呢(ne)？且看(kàn)Yole解讀一下(xià)。
爲什(shén)麽我們需要高(gāo)性能(néng)封裝？
随着前端節點越來(lái)越小(xiǎo)，設計(jì)成本變得越來(lái)越重要。高(gāo)級封裝 (AP) 解決方案通過降低(dī)成本、提高(gāo)系統性能(néng)、降低(dī)延遲、增加帶寬和(hé)電源效率來(lái)幫助解決這(zhè)些(xiē)問題。高(gāo)端性能(néng)封裝平台是 UHD FO、嵌入式 Si 橋、Si 中介層、3D 堆棧存儲器和(hé) 3DSoC。嵌入式矽橋有兩種解決方案：台積電的 LSI 和(hé)英特爾的 EMIB。對(duì)于Si interposer，通常有台積電、三星和(hé)聯電提供的經典版本，以及英特爾的Foveros。EMIB 與 Foveros 結合産生了(le) Co-EMIB，用(yòng)于 Intel 的 Ponte Vecchio。同時(shí)，3D 堆棧存儲器由 HBM、3DS 和(hé) 3D NAND 堆棧三個類别表示。數據中心網絡、高(gāo)性能(néng)計(jì)算(suàn)和(hé)自(zì)動駕駛汽車正在推動高(gāo)端性能(néng)封裝的采用(yòng)，以及從(cóng)技術角度來(lái)看(kàn)的演變。今天的趨勢是在雲、邊緣計(jì)算(suàn)和(hé)設備級别擁有更大(dà)的計(jì)算(suàn)資源。因此，不斷增長的需求正在推動高(gāo)端高(gāo)性能(néng)封裝的采用(yòng)。
高(gāo)性能(néng)封裝市場規模？據Yole預測，到(dào) 2027 年，高(gāo)性能(néng)封裝市場收入預計(jì)将達到(dào)78.7億美(měi)元，高(gāo)于 2021 年的27.4億美(měi)元，2021-2027 年的複合年增長率爲 19%。到(dào) 2027 年，UHD FO、HBM、3DS 和(hé)有源 Si 中介層将占總市場份額的 50% 以上(shàng)，是市場增長的最大(dà)貢獻者。嵌入式 Si 橋、3D NAND 堆棧、3D SoC 和(hé) HBM 是增長最快(kuài)的四大(dà)貢獻者，每個貢獻者的 CAGR 都大(dà)于 20%。由于電信和(hé)基礎設施以及移動和(hé)消費終端市場中高(gāo)端性能(néng)應用(yòng)程序和(hé)人工(gōng)智能(néng)的快(kuài)速增長，這(zhè)種演變是可能(néng)的。高(gāo)端性能(néng)封裝代表了(le)一個相對(duì)較小(xiǎo)的業務，但(dàn)對(duì)半導體行業産生了(le)巨大(dà)的影響，因爲它是幫助滿足比摩爾要求的關鍵解決方案之一。
誰是赢家，誰是輸家？2021 年，頂級參與者爲一攬子活動進行了(le)大(dà)約116億美(měi)元的資本支出投資，因爲他(tā)們意識到(dào)這(zhè)對(duì)于對(duì)抗摩爾定律放(fàng)緩的重要性。英特爾是這(zhè)個行業的最大(dà)的投資者，指出了(le)35億美(měi)元。它的 3D 芯片堆疊技術是 Foveros，它包括在有源矽中介層上(shàng)堆疊芯片。嵌入式多芯片互連橋是其采用(yòng) 55 微米凸塊間距的 2.5D 封裝解決方案。Foveros 和(hé) EMIB 的結合誕生了(le) Co-EMIB，用(yòng)于 Ponte Vecchio GPU。英特爾計(jì)劃爲 Foveros Direct 采用(yòng)混合鍵合技術。台積電緊随其後的是 30.5億美(měi)元的資本支出。在通過 InFO 解決方案爲 UHD FO 争取更多業務的同時(shí)，台積電還在爲 3D SoC 定義新的系統級路線圖和(hé)技術。其 CoWoS 平台提供 RDL 或矽中介層解決方案，而其 LSI 平台是 EMIB 的直接競争對(duì)手。台積電已成爲高(gāo)端封裝巨頭，擁有領先的前端先進節點，可以主導下(xià)一代系統級封裝。
